Introductory VHDL : from simulation to synthesis /

Detalles Bibliográficos
Autor principal: Yalamanchili, Sudhakar
Formato: Libro
Lenguaje:English
Publicado: Upper Saddle River, NJ : Prentice Hall, c2001.
Materias:
VHDL (Programa para computadoras).

MARC

LEADER 00000cam a22000002a 4500
001 ocm44270221
003 UV#
005 20210923233625.0
008 020430s2001 njua 000 0 eng d
999 |c 126661  |d 126661 
010 |a  00036328 
020 |a 0130809829 
020 |a 0130899232 (CD-ROM) 
040 |a DLC  |c DLC  |d UV# 
042 |a pcc 
050 4 |a TK7885.7  |b Y34 
082 0 0 |a 621.39/2  |2 21 
100 1 |a Yalamanchili, Sudhakar 
245 1 0 |a Introductory VHDL :  |b from simulation to synthesis /  |c Sudhakar Yalamanchili. 
260 |a Upper Saddle River, NJ :  |b Prentice Hall,  |c c2001. 
300 |a xix, 401 p. :  |b il. ;  |c 24 cm.+  |e 1 disco compacto (4 3/4 plg.) 
336 |2 rdacontent 
337 |2 rdamedia 
338 |2 rdacarrier 
504 |a Incluye bibliografías. 
505 0 0 |t Introduction --  |t Modeling digital systems --  |t Simulation vs. synthesis --  |t Basic language concepts: simulation --  |t Basic language concepts: synthesis --  |t Modeling behavior: simulation --  |t Modeling behavior: synthesis --  |t Modeling structure --  |t Sub-programs, packages, and libraries --  |t Basic I/O --  |t Programming mechanics --  |t Identifiers, data types, and operators --  |t Appendix A: Synthesis hints: beginner's reference --  |t Appendix B: VHDL 1987 vs. 1993 --  |t Appendix C: Active-HDL tutorial --  |t Appendix D: Xilinx foundation express tutorial --  |t Appendix E: Synopsys FPGA express tutorial --  |t Appendix F: Standard VHDL packages --  |t Appendix G: A starting program template. 
650 4 |a VHDL (Programa para computadoras). 
942 |c LIBRO  |2 lcc 

Ejemplares similares