|
|
|
|
| LEADER |
00000nam a22000007a 4500 |
| 003 |
UV# |
| 005 |
20210226131558.0 |
| 008 |
180611s2009 mx a|||| |||| 00| 0 spa d |
| 999 |
|
|
|c 322871
|d 322870
|
| 040 |
|
|
|a UV#
|b spa
|c UV#
|
| 090 |
|
|
|a IEC
|
| 100 |
1 |
|
|a Luna Robles, Javier
|e autor
|
| 245 |
1 |
|
|a Análisis y diseño de un procesador aritmético en binario codificado en decimal /
|c Javier Luna Robles, Jorge Segura Aranda, Melquiades Vargaz Pérez ; director, Luis David Ramírez González ; co director, Román García Ramos
|
| 264 |
|
1 |
|a Poza Rica,Veracruz :
|b Universidad Veracruzana,Facultad de Ingeniería Electrónica y Comunicaciones
|c 2009.
|
| 300 |
|
|
|a 76 hojas :
|b Ilustraciones ;
|c 29 cm.
|
| 502 |
|
|
|a Tesis (Facultad de Ingeniería Electrónica y Comunicaciones) - Universidad Veracruzana, 2009.
|
| 690 |
|
|
|a Ingeniería en Electrónica y Comunicaciones
|
| 700 |
1 |
|
|a Segura Aranda, Jorge
|e autor
|
| 700 |
1 |
|
|a García Ramos, Román
|e director
|
| 700 |
1 |
|
|a Vargaz Pérez, Melquiades
|e autor
|
| 700 |
1 |
|
|a García Ramos, Román
|d co director
|
| 942 |
|
|
|c TESIS
|
