|
|
|
|
| LEADER |
00000nam a22000007a 4500 |
| 003 |
UV# |
| 005 |
20190107203752.0 |
| 008 |
190107s1989 mx a|||| |||| 00| 0 spa d |
| 999 |
|
|
|c 329479
|d 329478
|
| 040 |
|
|
|a UV#
|b spa
|c UV#
|
| 090 |
|
|
|a IEC0019
|
| 100 |
1 |
|
|a Sánchez Palacios, Juan Guillermo
|e autor
|
| 245 |
1 |
0 |
|a Aplicación de los circuitos lógicos en el diseño de un medidor de capacitancia digital /
|c Juan Guillermo Sánchez Palacios
|
| 264 |
|
1 |
|a Poza Rica de Hgo., Ver. :
|b Universidad Veracruzana, Facultad de Ingeniería Electrónica y Comunicaciones
|c 1989
|
| 300 |
|
|
|a 154, hojas :
|b ilustraciones ;
|c 22.5 cm.
|
| 502 |
|
|
|a Tesis (Ingeniería Electrónica y Comunicaciones) -- Universidad Veracruzana, 1989.
|
| 504 |
|
|
|a Incluye notas bibliográficas.
|
| 690 |
|
|
|a Ingeniería Electrónica y Comunicaciones
|
| 942 |
|
|
|c TESIS
|6 _
|
