Conception et réalisation de l'unité de décision du système de déclenchement de premier niveau du détecteur LHCb au LHC

Le detecteur LHCb est l'une des quatre experiences de physique des particules installees sur la nouvelle chaine d'acceleration LHC (Large Hadron Collider) du CERN a Geneve. Afin de reduire la quantite de donnees destinees au stockage pour les analyses hors ligne, un dispositif de selection en ligne des collisions interessantes selon la physique a etudier est mis en place en parallele de la chaine d'acquisition des donnees. Ce dispositif est compose d'un premier niveau(niveau 0) realise par un systeme electronique complexe et d'un second niveau de selection realise par informatique HLT (High Level Trigger). L'unite de decision de niveau 0 (L0DU) est le systeme central du niveau 0 de declenchement. L0DU prend la decision d'accepter ou de rejeter la collision pour ce premier niveau a partir d'une fraction d'informations issues des sous-detecteurs les plus rapides (432 bits a 80 MHz). L'unite de decision est un circuit imprime 16 couches integrant des composants de haute technologie de type FPGA (Field Programmable Gate Array) en boıtier BGA (Bill Grid Array). Chaque sous-detecteur transmet ses informations via des liaisons optiques haute vitesse fonctionnant a 1,6 Gbit/s. Le traitement est implemente en utilisant une architecture pipeline synchrone a 40 MHz. L'unite de decision applique un algorithme de physique simple pour calculer sa decision et reduire le flot de donnees de 40 MHz a 1 MHz pour le niveau de selection suivant. L'architecture interne se compose principalement d'un traitement partiel des donnees destine a l'ajustement des phases d'horloge, a l'alignement en temps et a la preparation des donnees pour la partie definition des declenchements (TDU). L'architecture developpee permet de configurer et de parametrer l'algorithme de prise de decision via le systeme de controle general de l'experience ECS (Experiment Control System) sans avoir a effectuer une reprogrammation des FPGA.