Cargando…
Selection of TSV process
Autor principal: | Re, V. |
---|---|
Formato: | info:eu-repo/semantics/article |
Lenguaje: | eng |
Publicado: |
2016
|
Materias: | |
Acceso en línea: | http://cds.cern.ch/record/2201601 |
Ejemplares similares
-
Final design review of deliverable D4.3 (TSV in 65nm)
por: Re, Valerio
Publicado: (2017) -
Architectural review of deliverable chips in 65nm run
por: Re, V.
Publicado: (2016) -
Test report of deliverable D4.1
por: Re, Valerio
Publicado: (2019) -
3D integration and silicon pixel detectors
por: Re, Valerio
Publicado: (2019) -
Final design review of 65nm CMOS chips
por: Re, Valerio
Publicado: (2017)