Test generation of crosstalk delay faults in VLSI circuits

Detalles Bibliográficos
Autores principales: Jayanthy, S, Bhuvaneswari, M C
Lenguaje:eng
Publicado: Springer 2018
Materias:
Engineering
Acceso en línea:http://cds.cern.ch/record/2710614

Internet

http://cds.cern.ch/record/2710614

Ejemplares similares