Cargando…

Logic synthesis and SoC prototyping: RTL design using VHDL

Detalles Bibliográficos
Autor principal: Taraate, Vaibbhav
Lenguaje:eng
Publicado: Springer Singapore Pte Limited 2020
Materias:
XX
Acceso en línea:http://cds.cern.ch/record/2756647