SystemVerilog for design: a guide to using systemverilog for hardware design and modeling

Mostrar otras versiones (1)
Detalles Bibliográficos
Autores principales: Sutherland, Stuart, Davidmann, Simon, Flake, Peter
Lenguaje:eng
Publicado: Springer 2003
Materias:
XX
Acceso en línea:http://cds.cern.ch/record/2756801

Internet

http://cds.cern.ch/record/2756801

Ejemplares similares