A blocked implementation of level 3 BLAS for RISC processors

Detalles Bibliográficos
Autores principales: Daydé, M J, Duff, I S
Lenguaje:eng
Publicado: 1996
Materias:
Computing and Computers
Acceso en línea:http://cds.cern.ch/record/298944

Internet

http://cds.cern.ch/record/298944

Ejemplares similares